c4c: the smallest full feature C++ compiler for x86, arm and RISC-V based xPU

當前主流編譯器，真的適合 xPU 嗎？

以 Google TPU、Meta MTIA、Tesla Dojo 等為代表的新一代 AI 加速器，多採用 RISC-V + Tensor Core 的混合架構，試圖在靈活性與性能之間取得平衡。表面上，這讓開發者可以沿用 LLVM 等成熟工具鏈，避免從零打造編譯器。

但實務上，問題剛好相反。

xPU 的效能關鍵，往往來自對硬體細節的極致掌控：memory layout、DMA、pipeline、register usage——這些都難以透過通用編譯器自動最佳化。開發者最終仍回到大量 inline assembly，與工具鏈「對抗」，而非協作。

這場分享將從這個落差出發，重新思考編譯器的角色：如果最佳化邏輯本質上是 hardware-specific，是否應該被重新定義？

在被 LLVM 折磨兩年之後，我做了一個選擇——既然大型語言模型已經能生成編譯器，那為什麼不從零開始，打造一個真正理解 xPU 的 C++ 編譯器？